Menu
Woocommerce Menu

【华体会官网首页】ESD设计分析技巧

0 Comment

本文摘要:静电无法被避免,不能被掌控。

华体会体育

静电无法被避免,不能被掌控。掌控ESD的基本方法:木栅;从机构上作好静电的防水,用绝缘的材料把PCB板密封在外壳内,不论有多少静电都无法到获释到PCB上。

漏;有了ESD,很快让静电导到PCB板的主GND上,可以避免一定能力的静电。我们再行来想到电子产品或设备的试验测试方法:留意:对于落地设备;水平耦合板=横向耦合板,EUT放到100mm薄的绝缘板上!我再行将上面的测试系统展开路径的修改分析如下;静电静电可以修改看作是对EUT系统单元和水平耦合板构成电容C-EUT的电池过程;在静电能量获释时,不会在有电阻的地方产生电压叛!产品ESD测试时我们要明晰的理解ESD的静电电流电路情况;修改图技巧分析如下:阿杜老师的理论是用前面谈的木栅或漏或同时顾及;要让电子产品-EUT受静电的影响!如果电子产品或设备没露出的金属,我们可以提升设备外壳的绝缘,制止静电静电的产生;如果设备有露出的金属,不应尽可能确保PCB地平面的完整性,增大地平面上的电阻,适当时可以减少外屏蔽层,由于外屏蔽的电阻更加小,大部分静电顺着外屏蔽路径静电,从而很更容易就通过ESD的设计。电子产品或设备的ESD的技巧的分析设计参照如下:1、ESD测试能量获释于机壳,通过电子产品或设备和耦合板的耦合电容,不会在机壳上创建电压V即产生电压叛!电压的幅度与接地线电阻、机壳与大地的电容、机壳与内部电路的电容有关。

2、系统地与机壳地分离出来的电子产品,内部电路也会设计成与机壳相连,所以阻碍转入内部电路主要是耦合方式。通过耦合方式转入电子产品内部的情况,与机壳上创建的du/dt,接地线上创建的di/dt有关,与机壳上创建的电压绝对值不必要涉及-因此大机箱的电子设备就比较容易不受阻碍;其对地电容较为大,容易创建较小的电压叛即系统的du/dt和di/dt。创建电压的绝对值与绝缘强度过于导致间隙静电!有外屏蔽的产品其绝缘强度就低;大部分静电顺着外屏蔽路径静电,从而很更容易就通过ESD的设计。

3、如果耦合是阻碍的主要路径,我们可以采行一些措施,措施可以是很多有所不同的方法。一般来说耦合路径不会较为多,有一些还容易察觉到,必要采行切断耦合路径的方法容易构建,除非通过结构分析、阻碍分析找到了具体的结构缺失或者路径。拉开距离可以增大耦合电容,间隙衬垫聚四氟乙烯等材料也可以增大电容,从而增加耦合强度。

实际我有看见客户的电子产品有这样的问题:A.内部电路有连接线走线时必要贴住机壳了,这就不存在设计的结构缺失。B.一根低电阻的输出线与一根本来没阻碍的导线捆扎回头线,而这个显然没阻碍的导线有一段较为附近机壳,这也不会有耦合ESD的问题。4、某种程度总有一部分阻碍经耦合转入内部电路,否能处置好这些耦合进去的阻碍;系统短路是关键。

倒数的、靠得住的系统短路,可以支撑内部电路不不受外部阻碍,不管系统地否实际相接大地。参照上图中的耦合路径分析箭头路径分析。

在展开ESD的内部结构电路的PCB分析时,我们可以看见在IO线端口看到电阻电容的设计,这些电容可以把耦合过来的阻碍引入系统地。当干扰源电阻较为较低时,同时信号容许的情况下,可以串电阻或者磁珠提高。留意:对于高频电路,电容对阻碍和简单信号同时起起到,所以无法用作高频信号电路。

但用于TVS器件时(较小的结电容)电压低于信号电压,基本对简单信号没影响。解释一下:当信号电平为0时,从0电平开始干扰信号就必须消耗能量给电容电池,必要电容量可以吸取掉阻碍能量,使阻碍电平约将近逻辑动作电平,电子产品电路不不受阻碍。

TVS在这个过程中基本不起作用,即便阻碍电平早已超过逻辑动作电平。很多时候由于阻碍能量是吸取不完会穿越PCB,不会通过CPU/MCU,如上图中的箭头右图路径!所以后面我再行分析电子产品内部ESD的问题设计时告诉:一方面我们要规划阻碍在PCB上的路径(留意这是在布板PCB板时必须提早规划);另一方面要尽可能掌控阻碍幅度。

本文关键词:华体会体育,华体会官网首页

本文来源:华体会体育-www.cheesepapa.com

相关文章

网站地图xml地图